前往法國格勒諾布爾參與第24屆年法國半導體矽智財會議(IP-SoC CONFERENCE 24 France Grenoble)。本次會議展現歐洲在矽智財(SIP)產業的創新願景，聚焦於技術發展與商業模式轉型。在設計重用價值方面，IC設計領域強調可重複使用 (Design Reuse) 的電路模組整合，不僅加速設計流程、降低開發成本，更推動半導體產業商業模式創新。然而，半導體智財權在自主設計和外部採購之間的選擇仍面臨挑戰。

【上圖】CEA-LIST的Olivier Thomas報告主題：歐洲晶片法的支柱1：設計平台

因應投資效益最大化需求實現降低成本目標，產業採用IC設計專家與智權提供者合作模式，促進設計代工與智權提供者建立夥伴關係，使第三方智財權成為半導體企業標準營運模式。此轉變亦反映產業在資源有限下，對智財開發與應用的策略思考。

【上圖】Rambus Silicon IP的Bart Stevens報告主題：PCIe 7.0與CXL 3.1解決方案在推動AI應用中的關鍵角色

此次會議以半導體IP產業四大核心發展方向，整合式系統安全框架，運算效能強化AI加速設計、無線與無電池物聯網技術開創低功耗應用，以及原位感測器與能源效率監測促進永續發展並提升製程效率。歐洲晶片法實施為產業帶來新的商機，雲端設計平台降低開發門檻，優化開發流程並創造新的商業價值。透過會議與研討，深入探討矽智財在科技政策中的關鍵角色，掌握半導體技術發展動態，有助於制定和調和相關科技政策。